Time Domain Comparator 目前的方式

 

目前電路的想法


1. Time Domain Comparator 整體電壓改高

2.改成1級
2級 3 級 standard cell 來去做嘗試


FF corner osciliation is work  ( VCDL*7)




IDEAL VCDL wave need to discharge more quicker and Charge also too 

but FS corner in practical is more wider and discharge rate more slow


留言

這個網誌中的熱門文章

FileZilla 傳輸從Local Sever 傳到 EDA cloud