發表文章

EDA 上都達到11.8的 Adatpive Time Domain Comparator

圖片
 

SAR ADC 0.66V with noise ,目前最好的performance

圖片
 SAR ADC 第一次 效能好  VCDL Inverter Comparator_2 VCDL control Supply VCDL_DTW_2 Inverter_COMP_DTW SAR ADC 第二次效能好 VCDL電壓提供 Fin=9.921875k

雜項

圖片
  FS corner VCDL M01 M越小 FS corner 越好 FS corner VCDL M01 M越小 FS corner 越好

Virtuoso 問題收集

圖片
 問題1 Virtuoso再跑EDA ,Verilog-A 無效

FileZilla 傳輸從Local Sever 傳到 EDA cloud

  Step1 EDA cloud Host: edaftp.tsri.org.tw Username: pk1703 Password: OTP的密碼 Local server Host: sftp://140.118.202.35 Username: M11002241 Password: aiclab7058 Step2 打開Terminal 輸入 ftp edaftpl Step3 輸入 帳號 pk1703 輸入 密碼 xxxxxxx Step4 get xxxx Step5 下載後可使用指令 tar-xf file_name.tar 將檔案解開。 https://www.notion.so/FileZilla-Local-Sever-EDA-cloud-0eeb474785f842d19ddbeca9ccbc1ec2

3-stage Adaptive Time Domain Comparator Sweep

圖片
DTW M0 & M1 掃描 finger 0-10 ,finger= 0震盪13次 , finger=9震盪3次 ,確實DTW 影響 VCDL 非常大  DTW M0 & M1 掃描 finger 0-10 ,finger= 0震盪13次 , finger=9震盪3次 ,確實DTW 影響 VCDL 非常大