Master-Slave Circuit
奇怪的地方是PD_n_CLK 那邊寄生電容比較大，但實際上他理論上充電速度應該比較慢 但 電路波形他充電速到比較快
 |
| 目前DFF 測試 其實DATA 那邊是有領先的 |
flowchart 筆記
Adaptive time domain comparator Adaptive time domain comparator
這個網誌中的熱門文章
Layout 笑臉
LAB2 R-string 笑臉 LAB2 INV 笑臉 LAB2 TG 笑臉 LAB2 RDAC 笑臉 RDAC_DRC Layout
Time Domain Comparator
當CLK=0 , —> Time Domain Comparator 開始比較 , CLK=1 並沒有reset作用 VCDL 的輸出 等於 輸入脈波的延遲 當輸入脈波為下降波時，經過BUFFER_VCDL ，會讓波變成接近理想的正緣波 再把雙端上升波傳給Phase Detector ， 進而比出雙端電壓哪個比較高 波型對照
留言
張貼留言