TEST
 |
| TDC 的調法 |
 |
| Rising Time , TCD 的方波 Rsing Time |
 |
| Rising Time , TCD 的方波 Rsing Time |
 |
| 看slow 的 delay 時間 ，非常不一樣 |
 |
| delay 電路的 voltage control 電壓 ，0.1 -0.3 的時候不work |
 |
| classification 是用來找出資料邊界，並分類 |
 |
| 用delay量時間差 ，結果這邊良錯，導致趨勢圖超怪 TP_TN |
 |
| E-element 可以使用，用來模擬比較器雙端輸入(SAR ADC DAC雙端輸入切換) |
 |
| 計數幾次 |
 |
| 我VTC的問題，最後發現根本不是調前面pre-amplifier 的參數，而是因為我後面delay buffer 因為電流太小，線性度不好，導致TP TN 線性度比較差，我應該仔細研究每一個電路的波形，也有可能是後面寄生電容太大，這樣導致電路輸出的線性度非常不線性 |
 |
| dv=10m=>震幅240m enob=10.524337 |
 |
| D=S=B MOS Varactor |
 |
| FEOL BEOL |
留言
張貼留言