SAR 12 bit ENOB 取得連結 Facebook X Pinterest 以電子郵件傳送 其他應用程式 - 3月 22, 2022 Unit Cap=4f 比較器有加理想OP 比較器底下的電容C1(200f-->100f)TT-cornerUnit Cap=5f比較器沒有加理想BufferTT-cornerUNIT Cap=5f 比較器有加理想BUFFER這個unit是5f , 沒有加理想OP , 跑出11.5ss corner 的CLK太慢產生導致運作有問題 ,直接在set 等於掃描M7的mos ,由m=1 ~20 ,差不多M=3 為最佳解 取得連結 Facebook X Pinterest 以電子郵件傳送 其他應用程式 留言
Time Domain Comparator - 2月 02, 2022 當CLK=0 , —> Time Domain Comparator 開始比較 , CLK=1 並沒有reset作用 VCDL 的輸出 等於 輸入脈波的延遲 當輸入脈波為下降波時,經過BUFFER_VCDL ,會讓波變成接近理想的正緣波 再把雙端上升波傳給Phase Detector , 進而比出雙端電壓哪個比較高 波型對照 閱讀完整內容
留言
張貼留言