不同節點打成同樣名稱，導致VCDL，產生出奇怪波型
🎃👽 節點命名👽🎃
 |
| 錯誤的波型 |
 |
| 理想的波型 |
 |
| 導致DAC 雙端往上切 |
原因
 |
我那兩點不小心命名一樣導致上面的錯誤總結在節點命名，務必要謹慎小心，不然檢查起來很容易忽略 |
flowchart 筆記
Adaptive time domain comparator Adaptive time domain comparator
這個網誌中的熱門文章
Layout 笑臉
LAB2 R-string 笑臉 LAB2 INV 笑臉 LAB2 TG 笑臉 LAB2 RDAC 笑臉 RDAC_DRC Layout
Time Domain Comparator
當CLK=0 , —> Time Domain Comparator 開始比較 , CLK=1 並沒有reset作用 VCDL 的輸出 等於 輸入脈波的延遲 當輸入脈波為下降波時，經過BUFFER_VCDL ，會讓波變成接近理想的正緣波 再把雙端上升波傳給Phase Detector ， 進而比出雙端電壓哪個比較高 波型對照
留言
張貼留言